Výzkumná skupina Spolehlivé číslicové systémy

• Bezporuchovost a bezpečnost
• Injekce poruch a systémy odolné proti poruchám
• Kyberfyzikální, kritické, real-time a rekonfigurovatelné systémy
• Funkční verifikace a ověřování modelů systémů
• Analýza spolehlivostních ukazatelů systémů
• Nové a nekonvenční přístupy k řešení problémů týkajících se spolehlivosti
• Návrhové metody a techniky pro číslicové systémy v éře “Beyond-CMOS”  

• Zvyšování spolehlivosti pomocí prostředků částečné dynamické rekonfigurace v FPGA (kontakt: Josef Strnadel).  Klíčová slova: částečná dynamická rekonfigurace, řízení, řadič, spolehlivost, FPGA.
• Prostředky injekce poruch do FPGA (kontakt: Josef Strnadel).  Klíčová slova: injekce, porucha, FPGA.
• Metody zrychlení funkční verifikace pomocí algoritmů strojového učení (kontakt: Marcela Zachariášová).  Klíčová slova: funkční verifikace, UVM, algoritmy strojového učení,zrychlení, automatizace.
• Vertikální znovupoužitelnost verifikačních modelů mezi různými úrovněmi návrhu číslicových obvodů (kontakt: Marcela Zachariášová). Klíčová slova: portovatelné modely, PSS, funkční verifikace, UVM.
• Spolehlivost kritických a kyberfyzikálních systémů (kontakt: Josef Strnadel).  Klíčová slova: spolehlivost, kvantifikace spolehlivostních ukazatelů, procesor, operační systém, reálný čas, řízení, formální verifikace, model checking.
• Nekonvenční a nastupující technologie a techniky návrhu číslicových systémů (kontakt: Richard Růžička). Klíčová slova: polymorfní elektronika, ambipolární prvky.
• Ochrana proti neautorizovaným modifikacím číslicových systémů v procesu jejich návrhu a výroby (kontakt: Richard Růžička). Klíčová slova: hardwarové trojské koně, obfuskace, watermarking, fyzicky neklonovatelné funkce (PUF).

• Publikace článku "Predictability Analysis of Interruptible Systems by Statistical Model Checking" na téma v časopise IEEE Design & Test 
• Publikace článku "Functional Verification Based Platform for Evaluating Fault Tolerance Properties" v časopise Microprocessors and Microsystems
• Software GPDRC: Řadič částečné dynamické rekonfigurace pro odolné architektury
• Nástroje pro generování odolných architektur a hlídacích obvodů z jazyka VHDL
• Prototyp intMAN: Prioritně řízený a na monitorování a adaptaci na zatížení založený hardware pro správu přerušení ve vestavných událostmi řízených systémech reálného času
• Publikace knihy "Hardware Accelerated Functional Verification"

• Vítáme spolupráci a nabízíme možnost zapojit se do výzkumu např. v rámci doktorského studijního programu nebo stáží, popř. do plnění krátkodobých úkolů v rámci projektové praxe, bakalářské či magisterské diplomové práce.
• Institucionálním, průmyslovým a jiným partnerům nabízíme např. možnost společné účasti na národních, evropských či mezinárodních projektech.

• Členové skupiny publikují na zahraničních konferencích jako např. IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS), Euromicro Conference on Digital System Design (DSD), Design and Verification Conference (DVCON) a v zahraničních časopisech jako např. Microprocessors and Microsystems nebo Computing and Informatics. 
• Pro realizace používáme zejména programovatelná hradlová pole (FPGA) a vývojové prostředky firmy Xilinx, mikrokontroléry (MCU) a vývojové prostředky firem NXP, ARM a nástroje firmy Siemens a Cadence.

Výzkumná skupina Spolehlivé číslicové systémy
Vysoké učení technické v Brně, Fakulta informačních technologií
Božetěchova 2
612 00 Brno
Česká republika

Tel.: +420 54114-1223
Fax.: +420 54114-1270
E-mail: kotasek@fit.vutbr.cz