Translator of VHDL Design to Counter Automaton

VHDL, čítačové automaty, překladač, model, formální verifikace

VHD2CA je překladač návrhu počítačových systémů v jazyku VHDL do čítačového automatu. Některé moderní nástroje pro formální verifikaci používají čítačový automat pro popis nekonečně stavového modelu. Transformace VHDL návrhu do čítačového automatu umožňuje formální verifikaci obecných (parametrických) počítačových systémů. Překladač zahrnuje celou LALR(1) gramatiku jazyka VHDL'93 a podporuje většinu používaných konstrukcí.

http://www.fit.vutbr.cz/~smrcka/projects/vhd2ca/

Volně šiřitelný software poskytovaný pod licencí GNU GPL (přesné znění licence je dostupné na stránce http://www.gnu.org/licenses/gpl.html).

• gz vhd2ca-1.0.tar.gz 392 KB