Detail produktu
VHDL Detector IP Core
Vznik: 2015
Název česky
Detektor objektů ve VHDL - IP jádro
Typ
funkční vzorek
Licence
vyžadována - licenční poplatek
Autoři
Musil Petr, Ing., Ph.D. (UPGM FIT VUT)
Musil Martin, Ing., Ph.D. (UPGM FIT VUT)
Zemčík Pavel, prof. Dr. Ing. (UPGM FIT VUT)
Juránek Roman, Ing., Ph.D. (UPGM FIT VUT)
Musil Martin, Ing., Ph.D. (UPGM FIT VUT)
Zemčík Pavel, prof. Dr. Ing. (UPGM FIT VUT)
Juránek Roman, Ing., Ph.D. (UPGM FIT VUT)
Klíčová slova
FPGA, VHDL, WaldBoost, detekce objektů
Popis
Firmware je sepsán v jazyce VHDL a realizuje konfiguraci FPGA obvodu pro detekci objektů ve videu prostřednictvím metody WaldBost se škálováním obrazu. Jedná se o velmi výkonnou implementaci, která pracuje a videostreamem průběžně bez nutnosti připojovat k FPGA externí paměť. Firmware je optimalizován především pro SoC platformu Xilinx Zynq.
Umístění
Projekty
Výzkumné skupiny
Výzkumná skupina zpracování obrazu a videa (VZ VIDEO)
Pracoviště
Ústav počítačové grafiky a multimédií FIT VUT v Brně (UPGM FIT VUT)