Detail projektu

Sondy pro analýzu a filtraci provozu na úrovni aplikačních protokolů

Období řešení: 1. 9. 2015 - 31. 5. 2019

Typ projektu: grant

Kód: VI20152019001

Agentura: Ministerstvo vnitra České republiky

Program: Bezpečnostní výzkum České republiky 2015-2020

Název anglicky
Smart Application Aware Embedded Probes
Typ
grant
Klíčová slova

zákonné odposlechy, aplikační protokol, sonda, FPGA

Abstrakt

Cílem projektu je vytvořit pro orgány činné v trestním řízení malé flexibilní síťové sondy umožňující zákonné odposlechy až do úrovně aplikační vrstvy. Pro dosažení požadovaného výkonu bude využit koncept softwarově definovaného monitorování a výpočetní platformy FPGA SoC. Sonda bude kromě detailní analýzy a přesné filtrace provozu poskytovat informace o kvalitě měřených dat, identifikovat šifrovaný provoz, poskytovat statistické informace a přizpůsobí sběr dat dostupným HW zdrojům.

Řešitelé
Kořenek Jan, doc. Ing., Ph.D. (UPSY FIT VUT) , hlavní řešitel
Korček Pavol, Ing., Ph.D. (UPSY FIT VUT) , spoluřešitel
Žádník Martin, Ing., Ph.D. (UPSY FIT VUT) , spoluřešitel
Dobai Roland, Ing., Ph.D. (UPSY FIT VUT)
Košař Vlastimil, Ing., Ph.D. (UPSY FIT VUT)
Puš Viktor, Ing., Ph.D. (CESNET)
Viktorin Jan, Ing. (UPSY FIT VUT)
Publikace

2020

  • KEKELY Michal, KEKELY Lukáš a KOŘENEK Jan. General memory efficient packet matching FPGA architecture for future high-speed networks. Microprocessors and Microsystems, roč. 73, č. 3, 2020, s. 1-12. ISSN 0141-9331. Detail

2019

  • VRÁNA Roman, KOŘENEK Jan a NOVÁK David. Acceleration of Feature Extraction for Real-Time Analysis of Encrypted Network Traffic. In: Proceedings - 2019 22nd International Symposium on Design and Diagnostics of Electronic Circuits and Systems, DDECS 2019. Cluj-Napoca: Institute of Electrical and Electronics Engineers, 2019, s. 1-6. ISBN 978-1-7281-0073-9. Detail
  • FUKAČ Tomáš a KOŘENEK Jan. Hash-based Pattern Matching for High Speed Networks. In: Proceedings - 2019 22nd International Symposium on Design and Diagnostics of Electronic Circuits and Systems, DDECS 2019. Cluj-Napoca: Institute of Electrical and Electronics Engineers, 2019, s. 1-5. ISBN 978-1-7281-0073-9. Detail
  • WRONA Jan a ŽÁDNÍK Martin. Low Overhead Distributed IP Flow Records Collection and Analysis. In: 2019 IFIP/IEEE International Symposium on Integrated Network Management. Washington DC, 2019, s. 557-562. ISBN 978-3-903176-15-7. Detail

2018

  • KEKELY Michal, KEKELY Lukáš a KOŘENEK Jan. Memory Aware Packet Matching Architecture for High-Speed Networks. In: Proceedings of the 21st Euromicro Conference on Digital Systems Design. Praha: IEEE Computer Society, 2018, s. 1-8. ISBN 978-1-5386-7376-8. Detail

2017

  • KEKELY Michal a KOŘENEK Jan. Mapping of P4 Match Action Tables to FPGA. In: Preceedings of 27TH INTERNATIONAL CONFERENCE ON FIELD-PROGRAMMABLE LOGIC AND APPLICATIONS. Ghent: Institute of Electrical and Electronics Engineers, 2017, s. 1-2. ISBN 978-90-90-30428-1. Detail
  • KEKELY Michal a KOŘENEK Jan. Packet Classification with Limited Memory Resources. In: In proceedings 2017 Euromicro Conference on Digital System Design. Vieden: Institute of Electrical and Electronics Engineers, 2017, s. 179-183. ISBN 978-1-5386-2145-5. Detail

2016

  • DOBAI Roland, KOŘENEK Jan a SEKANINA Lukáš. Adaptive Development of Hash Functions in FPGA-Based Network Routers. In: 2016 IEEE Symposium Series on Computational Intelligence. Athens: IEEE Computational Intelligence Society, 2016, s. 1-8. ISBN 978-1-5090-4240-1. Detail
  • KOŠAŘ Vlastimil a KOŘENEK Jan. Dynamically Reconfigurable Architecture with Atomic Configuration Updates for Flexible Regular Expressions Matching in FPGA. In: Proceedings of The 19th Euromicro Conference on Digital Systems Design. Limassol: IEEE Computer Society, 2016, s. 591-598. ISBN 978-1-5090-2816-0. Detail
  • KOŘENEK Jan a VIKTORIN Jan. Packet Processing on FPGA SoC with DPDK. In: 26th International Conference on Field-Programmable Logic and Applications. Lausanne: École Polytechnique Fédérale de Lausanne, 2016, s. 578-579. ISBN 978-2-8399-1844-2. Detail
Produkty

2019

  • Sonda pro zákonné odposlechy na úrovni aplikačních protokolů pro sítě s rychlostí linek 10 Gb/s, funkční vzorek, 2019
    Autoři: Dražil Jan, Fukač Tomáš, Košař Vlastimil, Polčák Libor, Vrána Roman, Kekely Lukáš, Korček Pavol, Kořenek Jan Detail

2018

  • Hardwarová platforma pro vestavěná síťová zařízení s rychlostí linek 10 Gb/s, funkční vzorek, 2018
    Autoři: Sikora Jiří, Košař Vlastimil, Fukač Tomáš, Orsák Michal, Dražil Jan, Kořenek Jan Detail
  • Knihovna akceleračních modulů pro analýzu aplikačních protokolů v FPGA, software, 2018
    Autoři: Košař Vlastimil, Selecký Roman, Kořenek Jan, Fukač Tomáš Detail

2017

  • Knihovna softwarových modulů a firmware SDM pro filtraci sítového provozu na úrovni aplikačních protokolů pomocí FPGA SoC, software, 2017
    Autoři: Polčák Libor, Franková Barbora, Kekely Lukáš, Vrána Roman, Dražil Jan Detail
  • Sonda pro zákonné odposlechy na úrovni aplikačních protokolů, funkční vzorek, 2017
    Autoři: Dražil Jan, Fukač Tomáš, Kekely Lukáš, Košař Vlastimil, Polčák Libor, Korček Pavol, Kořenek Jan Detail
Nahoru