Detail projektu
Formální přístup k plánování testu číslicových obvodů
Období řešení: 1. 1. 2003 – 31. 12. 2005
Typ projektu: grant
Kód: GP102/03/P176
Agentura: Grantová agentura České republiky
Program: Postdoktorandské granty
výpočetní technika, informatika, diagnostika počítačů, číslicové obvody,
testovatelnost
Tématem navrženého projektu je metodika pro plánování testu struktury číslicových
obvodů na úrovni meziregistrových přenosů (RT) sestávající z mnoha vzájemně
propojených jednotek. Předpokládá se, že struktura obvodu byla již dříve
analyzována a navržen způsob aplikace testu na jednotlivé jednotky. K tomuto
účelu lze využít metodiku pro analýzu testovatelnosti, která byla vyvinuta
v rámci nosného projektu a popsána navrhovatelem v jeho disertační práci. Tam byl
též prezentován formální model analyzovaného obvodu a jeho vlastností důležitých
z pohledu diagnostiky. Je tedy k dispozici model obvodu a výsledky předchozí
analýzy, které říkají, jakým způsobem (po jakých cestách, s využitím kterých
jednotek) bude probíhat aplikace testu každé konkrétní jednotky. V rámci tohoto
projektu by se řešily otázky testu obvodu jako celku, tj. nejvýhodnější pořadí
testu jednotek, možnosti proudového testovaní, synchronizace toku diagnostických
dat a možnosti paralelizace testu jednotek obvodu. Řešení těchto otázek má přímý
dopad na dobu, která bude pro aplikaci testu na každý vyrobený kus obvodu
potřebná. Díky formálnímu přístupu a využitím formálních modelů dojde k převedení
problémů diagnostiky do oblasti diskrétní matematiky a teoretické informatiky
a bude možné hledat řešení mezi již známými a řešenými úlohami těchto disciplín.
Spolu s již dříve vyřešenou analýzou testovatelnosti a nástroji pro generování
testu se tak uživatelům dostane komplexního řešení diagnostiky i složitějších
celků (vestavěných systémů).
2005
- RŮŽIČKA, R. A Complex Approach to Digital RTL Circuit Testability - iFCoRT System. Informal Digest of Papers of the IEEE European Test Symposium 2005. Tallinn: Tallinn University of Technology, 2005.
p. 156-157. Detail - RŮŽIČKA, R. On the Petri Net Based Test Scheduling. Proceedings of the Work in Progress Session at Euromicro SEAA/DSD 2005. Linz: Johannes Kepler University Linz, 2005.
p. 18-19. ISBN: 3-902457-09-0. Detail
2004
- RŮŽIČKA, R.; SEKANINA, L. A Platform for Demonstration of Analogue and Digital Circuits Evolution. Proceedings of the Sixth Internation Scientific Conference Electronic Computers nad Informatics 2004. Košice: The University of Technology Košice, 2004.
p. 158-163. ISBN: 80-8073-150-0. Detail - RŮŽIČKA, R.; ŠKARVADA, J. RTL Testability Verification System. Proceedings of the Work In Progress Session of 30th Euromicro Conference. Linz: Johannes Kepler University Linz, 2004.
p. 101-102. ISBN: 3-902457-05-8. Detail - RŮŽIČKA, R.; TUPEC, P. Formal Approach to Synthesis of a Test Controller. Proceedings of Eleventh International Conference and Workshop on the Engineering of Computer-Based Systems. Los Alamitos, California: IEEE Computer Society, 2004.
p. 348-355. ISBN: 0-7695-2125-8. Detail
2003
- RŮŽIČKA, R. Testable Design Verification Using Petri Nets. Proceedings of Euromicro Symposium on Digital System Design 2003. Los Alamitos, CA: IEEE Computer Society Press, 2003.
p. 304-311. ISBN: 0-7695-2003-0. Detail - RŮŽIČKA, R.; ZBOŘIL, F. Representation of Datapath Structure in Predicate Logic and its Implementation in Prolog. Proceedings of International Carpathian Control Conference. Košice: The University of Technology Košice, 2003.
p. 727-730. ISBN: 80-7099-509-2. Detail - SEKANINA, L.; RŮŽIČKA, R. Easily Testable Image Operators: The Class of Circuits Where Evolution Beats Engineers. The 2003 NASA/DoD Conference on Evolvable Hardware. Los Alamitos: IEEE Computer Society Press, 2003.
p. 135-144. ISBN: 0-7695-1977-6. Detail - SEKANINA, L.; RŮŽIČKA, R. On the Automatic Design of Testable Circuits. Proceedings of IEEE Workshop on Design nad Diagnostics of Electronic Circuits and Systems. Poznań: Publishing House of Poznan University of Technology, 2003.
p. 299-300. ISBN: 83-7143-557-6. Detail