Towards Beneficial Hardware Acceleration in HAVEN: Evaluation of Testbed Architectures

funkční verifikace, HAVEN, hardwarová akcelerace, FPGA

Funkční verifikace je jednou z nejrozšířenějších technik pro ověření korektnosti hardwarového systému vzhledem k jeho specifikaci. Složitost moderních počítačových systému rapidně roste a v současnosti je nalezení vhodné akcelerační techniky pro proces verifikace velkou výzvou. Technická správa  prezentuje různé architektury rámce HAVEN, který je volně dostupnou a otevřenou verifikační platformu, která využívá FPGA technologii pro akceleraci verifikačních běhů. Navržené architektury umožňují krok za krokem přesouvat komponenty softwarového verifikačního prostředí do FPGA a tak dosahovat různé stupně akcelerace ale na úkor stráty pohodlí při ladení chyb jak je tomu v simulátoru. Naše experimenty ukazují, že stupeň akcelerace čistě hardwarové verifikační architektury HAVENu umožňuje více než 100 000 násobné urychlení oproti běhu verifikace v čistě softwarové architektuře HAVENu.