Detail publikace
Automated Functional Verification of Application Specific Instruction-set Processors
Přikryl Zdeněk, Ing., Ph.D. (UIFS FIT VUT)
Hruška Tomáš, prof. Ing., CSc. (UIFS FIT VUT)
Kotásek Zdeněk, doc. Ing., CSc. (UPSY FIT VUT)
funkční verifikace
OVM
aplikačně specifické instrukční procesory
EDA nástroje
Dnešní trh je citlivý na dobu vývoje produktů. Mezi tyto produkty patří i aplikačně specifické instrukční procesory (ASIP), které jsou součástí řady vestavěných systémů. Doba vývoje procesorů je však značně ovlivněna dobou testování a verifikace, které jsou časově náročné. Z toho důvodu je nutné hledat nové techniky, jak zefektivnit a urychlit proces verifikace. Cílem tohoto článku je představění automatického generování verifikačních prostředí v jazyce SystemVerilog pro ASIP procesory. Výsledky experimentů prokazují, že tento přístup výrazně znižuje čas potřebný na přípravu verifikačních prostředí a tím zefektivňuje proces verifikace.
@ARTICLE{FITPUB10268, author = "Marcela Zachari\'{a}\v{s}ov\'{a} and Zden\v{e}k P\v{r}ikryl and Tom\'{a}\v{s} Hru\v{s}ka and Zden\v{e}k Kot\'{a}sek", title = "Automated Functional Verification of Application Specific Instruction-set Processors", pages = "128--138", booktitle = "Embedded Systems: Design, Analysis and Verification", journal = "IFIP Advances in Information and Communication Technology", volume = 4, number = 403, year = 2013, location = "Berlin Heidelberg, CZ", publisher = "Springer Verlag", ISSN = "1868-4238", doi = "10.1007/978-3-642-38853-8", language = "english", url = "https://www.fit.vut.cz/research/publication/10268" }