Detail publikace

Fast Simulation of Pipeline in ASIP Simulators

PŘIKRYL, Z. Fast Simulation of Pipeline in ASIP Simulators. In 15th International Workshop on Microprocessor Test and Verification. Austin: IEEE Computer Society, 2014. p. 1-6. ISBN: 978-0-7695-4000-9.
Název česky
Rychlá simulaci linky zřetězení v simulátorech aplikačně specifických procesorů
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Přikryl Zdeněk, Ing., Ph.D.
Klíčová slova

ASIP, Simulator, Pipeline

Abstrakt

Rychlý a přesnýsimulátor nově navrhovaných aplikačně specifických procesorůje zásadní při vývoji, testování a verifikaci, těchtoprocesorů a stejně tak je simulátor důležitý pro vývojfirmware. Simulátory na úrovni instrukcí jsou obvykle používányv raných fázích návrhu. Mají dobrý výkon, ale vzhledem kjejich nízké přesnosti se tyto simulátory nedají použít prodetailní analýzu linky zřetězení nebo časování vmikroarchitektuře. Pro tento úkol se používají přesnésimulátory, simulátory na úrovni cyklů. Mají vysokou přesnost,protože celá mikroarchitektura se simuluje. Nicméně, čassimulace může být podstatně vyšší než v případě simulátorůna úrovni instrukcí. Řešení, které je představeno v tomtočlánku, zkracuje dobu simulace tím, že se efektivněji simulujelinka zřetězení. Experimentální výsledky ukazují podstatnézrychlení simulace. Řešení navíc může být použit přihardwarové realizaci navrhovaných aplikačně specifickýchprocesorů.

Rok
2014
Strany
1–6
Sborník
15th International Workshop on Microprocessor Test and Verification
ISBN
978-0-7695-4000-9
Vydavatel
IEEE Computer Society
Místo
Austin
DOI
UT WoS
000380373200003
EID Scopus
BibTeX
@inproceedings{BUT111785,
  author="Zdeněk {Přikryl}",
  title="Fast Simulation of Pipeline in ASIP Simulators",
  booktitle="15th International Workshop on Microprocessor Test and Verification",
  year="2014",
  pages="1--6",
  publisher="IEEE Computer Society",
  address="Austin",
  doi="10.1109/MTV.2014.18",
  isbn="978-0-7695-4000-9"
}
Nahoru