Detail publikace
ADAC: Automated Design of Approximate Circuits
Matyáš Jiří, Ing. (UITS FIT VUT)
Mrázek Vojtěch, Ing., Ph.D. (UPSY FIT VUT)
Sekanina Lukáš, prof. Ing., Ph.D. (UPSY FIT VUT)
Vašíček Zdeněk, doc. Ing., Ph.D. (UPSY FIT VUT)
Vojnar Tomáš, prof. Ing., Ph.D. (UITS FIT VUT)
Aproximované obvody s uvolněnými nároky na přesnost výpočtů hrají důležitou roli ve vývoji energeticky úsporných počítačových systémů. Vývoj přibližných obvodů je časově náročný proces, během kterého se snažíme nalézt řešení s ideálním kompromisem mezi aproximační chybou a úsporou energie. V tomto článku představujeme ADAC - nový framework pro automatizovaný vývoj přibližných aritmetických obvodů. ADAC unikátním způsobem integruje efektivní simulaci a formální metody pro zkoumání přibližné ekvivalence do prohledávacího algoritmu pro optimalizaci obvodů. ADAC je implementován jako modul v rámci volně dostupného nástroje pro syntézu a verifikaci hardware ABC. Tento nástroj je schopen během několika hodin vytvořit kvalitní Pareto fronty složitých obvodů (až po 32 bitové násobičky), které zahrnují řešení s různými kompromisy mezi aproximační chybou a dosaženými úsporami. Velikost aproximační chyby je navíc formálně zaručena. Tyto skutečnosti ukazují na vynikající výkonnost a škálovatelnost tohoto nástroje v porovnání s ostatními existujícími přístupy.
@INPROCEEDINGS{FITPUB11731,
author = "Milan \v{C}e\v{s}ka and Ji\v{r}\'{i} Maty\'{a}\v{s} and Vojt\v{e}ch Mr\'{a}zek and Luk\'{a}\v{s} Sekanina and Zden\v{e}k Va\v{s}\'{i}\v{c}ek and Tom\'{a}\v{s} Vojnar",
title = "ADAC: Automated Design of Approximate Circuits",
pages = "612--620",
booktitle = "Proceedings of 30th International Conference on Computer Aided Verification (CAV'18)",
year = 2018,
location = "Oxford, UK, GB",
publisher = "Springer International Publishing",
ISBN = "978-3-319-96145-3",
doi = "10.1007/978-3-319-96145-3\_35",
language = "english",
url = "https://www.fit.vut.cz/research/publication/11731"
}