Detail publikace
High-Speed Computation of CRC Codes for FPGAs
Cabal Jakub, Ing. (CESNET)
Kořenek Jan, doc. Ing., Ph.D. (UPSY FIT VUT)
Jak propustnost sítí a paměťových rozhraní neustále roste, jsou potřeba i stále rychlejší kódy na detekci chyb. Cyklické redundantní součty (CRC) jsou běžně používanou třídou kódů na zajištění konzistence dat nebo detekci náhodných změn v nich. Navrhujeme novou FPGA architekturu výpočtu CRC určenou pro obecné vysokorychlostní přenosy dat. Její klíčovou vlastností je umožnění zpracování vícero nezávislých datových paketů (transakcí) v každém taktu hodin, což je nutnou podmínkou k dosažení vysoké celkové propustnosti na velice širokých datových sběrnicích. Experimentální výsledky potvrzují, že navržená architektura dosahuje efektivní propustnost dostatečnou pro využití v několika-terabitových ethernetových sítích (více než 2 Tb/s nebo více než 3000 Mp/s) a to i na jediném Xilinx UltrasScale+ FPGA čipu.
@INPROCEEDINGS{FITPUB11888, author = "Luk\'{a}\v{s} Kekely and Jakub Cabal and Jan Ko\v{r}enek", title = "High-Speed Computation of CRC Codes for FPGAs", pages = "237--240", booktitle = "Proceedings of the 2018 International Conference on Field-Programmable Technology (FPT 2018)", year = 2018, location = "Naha, JP", publisher = "IEEE Computer Society", ISBN = "978-1-7281-0214-6", doi = "10.1109/FPT.2018.00042", language = "english", url = "https://www.fit.vut.cz/research/publication/11888" }