Detail publikace
Statistical Model Checking of Approximate Circuits: Challenges and Opportunities
Řada prací ukázala, že tzv. aproximativní obvody mohou hrát důležitou roli při vývoji zohledňujícím efektivní využití prostředků elektronických systémů. To motivuje mnohé výzkumníky k návrhu nových přístupů při hledání optimálního kompromisu mezi aproximační chybou a úsporami prostředků prodané aplikace aproximativních obvodů. Tyto práce a přístupy se však zaměřují především na návrhová hlediska související se rozvolněním funkčních požadavků, avšak další hlediska (např. dynamiku/stochastičnost signálů a parametrů, rozvolněnou/nefunkční ekvivalenci, testování a formální verifikaci) opomíjejí. Tento článek se snaží představit krok směrem k formální verifikaci časově závislých vlastností systémů založených na aproximativních obvodech. Nejprve článek představuje náš přístup k modelování těchto systémů prostředky stochastických časovaných automatů, přičemž tento přístup přesahuje hranice číslicových, kombinačních a/nebo synchronních obvodů, jelikož je aplikovatelný i v oblastech sekvenčních, analogových a asynchronních obvodů. Dále - článek ukazuje princip a výhody ověřování vlastností modelovaných aproximativních systémů pomocí techniky statistického ověřování modelů. Konečně, článek zhodnocuje náš přístup a nastiňuje možné směry našeho dalšího výzkumu.
@INPROCEEDINGS{FITPUB12055, author = "Josef Strnadel", title = "Statistical Model Checking of Approximate Circuits: Challenges and Opportunities", pages = "1574--1577", booktitle = "Proceedings of the 2020 Design, Automation \& Test in Europe Conference \& Exhibition (DATE)", year = 2020, location = "Grenoble, FR", publisher = "IEEE Computer Society", ISBN = "978-3-9819263-4-7", doi = "10.23919/DATE48585.2020.9116207", language = "english", url = "https://www.fit.vut.cz/research/publication/12055" }