Detail publikace
Formal Methods for Exact Analysis of Approximate Circuits
Přibližně počítající obvody jsou takové číslicové obvody, které jsou záměrně navrženy tak, aby byla porušena specifikace z pohledu funkčnosti s cílem zvýšení výkonnosti, uspoření energie, plochy na čipu apod. oproti funkčnímu řešení plně vyhovujícímu specifikaci. Při návrhu těchto obvodů je zapotřebí mít k dispozici proceduru, která je schopna prověřit, zda-li obvody splňují požadavky plynoucí z dané aplikace a kvantifikovat míru chyby, které obvody vykazují. K tomuto účelu se typicky používají obvodové simulátory, avšak tento přístup vyžaduje spočítat odezvu pro všechny vstupní kombinace, což vede na problematickou škálovatelnost. Cílem tohoto článku je ukázat, jakým způsobem lze tento problém řešit s využitím formálních technik známých z oblasti verifikace číslicových obvodů, zejména binárních rozhodovacích diagramů a tzv. SAT solverů. Článek obsahuje rešerši v literatuře dostupných řešení, navrhuje nové algoritmy a obsahuje podrobné vyhodnocení jednotlivých přístupů na více než 2000 aritmetických obvodech.
@ARTICLE{FITPUB12133, author = "Zden\v{e}k Va\v{s}\'{i}\v{c}ek", title = "Formal Methods for Exact Analysis of Approximate Circuits", pages = "177309--177331", journal = "IEEE Access", volume = 7, number = 1, year = 2019, ISSN = "2169-3536", doi = "10.1109/ACCESS.2019.2958605", language = "english", url = "https://www.fit.vut.cz/research/publication/12133" }