Detail publikace
Accelerating IDS Using TLS Pre-Filter in FPGA
Šišmiš Lukáš, Ing. (CESNET)
Matoušek Jiří, Ing., Ph.D. (CESNET)
Kořenek Jan, doc. Ing., Ph.D. (UPSY FIT VUT)
IDS systémy jsou široce používaným nástrojem pro zabezpečení sítě. Dosažení dostatečné propustnosti je však s rostoucí rychlostí síťových linek na 100 nebo 400 Gb/s velmi obtížné. Navzdory velkému počtu prací zaměřených na hardwarovou akceleraci IDS se tyto přístupy většinou omezují na akceleraci vyhledávání řetězců popsaných regulárními výrazy nebo nepodporují všechny typy pravidel IDS. Proto navrhujeme hardwarovou akceleraci, která výrazně zvyšuje propustnost IDS, aniž by omezovala funkčnost nebo typy podporovaných pravidel. Protože systémy IDS nemohou porovnávat signatury v šifrovaném síťovém provozu, navrhujeme hardwarový prefiltr TLS, který odstraňuje šifrovaný provoz TLS ze zpracování v IDS a zdvojnásobuje průměrnou rychlost zpracování. Prefiltr, implementovaný na akcelerační kartě s FPGA Intel Agilex, podporuje propustnost 100 a 400 Gb/s. Návrh hardware je optimalizován tak, aby bylo dosaženo vysoké frekvence a bylo využito jen nezbytně nutné množství zdrojů FPGA.
@INPROCEEDINGS{FITPUB12982,
author = "Vlastimil Ko\v{s}a\v{r} and Luk\'{a}\v{s} \v{S}i\v{s}mi\v{s} and Ji\v{r}\'{i} Matou\v{s}ek and Jan Ko\v{r}enek",
title = "Accelerating IDS Using TLS Pre-Filter in FPGA",
pages = "436--442",
booktitle = "Proceedings - IEEE Symposium on Computers and Communications",
year = 2023,
location = "Tunis, TN",
publisher = "IEEE Computer Society",
ISBN = "979-8-3503-0048-2",
doi = "10.1109/ISCC58397.2023.10218049",
language = "english",
url = "https://www.fit.vut.cz/research/publication/12982"
}