Detail publikace

Testing PCBs Based on Boundary Scan and EDIF Data Analysis

KOTÁSEK Zdeněk, TOMÍŠEK Petr a ZBOŘIL František. Testing PCBs Based on Boundary Scan and EDIF Data Analysis. In: Proceedings of the DDECS'98. Szczyrk: neznámá, 1998, s. 95-101. ISBN 83-908409-6-0.
Název česky
Testování PCB založené na Boundary scan a EDIF analýze dat
Typ
článek ve sborníku konference
Jazyk
angličtina
Autoři
Kotásek Zdeněk, Doc. Ing., CSc. (UIVT-VVS FEI VUT)
Tomíšek Petr (FIT VUT)
Zbořil František, Doc. Ing., CSc. (UIVT FEI VUT)
Klíčová slova

Hraniční snímání, Testování PCB, Xilinx FPGA, EDIF analýza dat

Abstrakt

Příspěvek popisuje praktický přístup k testování PCB s Xilinx FPGA. Přístup je založen na PCB síťové analýze, která je integrální součástí dat EDIF (Electronic Design Interchange Format), odhalující existující spojení na PCB pomocí řetězu hraničního snímání a srovnáním obou výsledků. Předpokládá se, že vyvinutý software bude použit pro ladění PCB s Xilinx FPGA. Cílem výskumných aktivit je vývoj výkonných, snadno použivatelných programových prostředků.

Rok
1998
Strany
95-101
Sborník
Proceedings of the DDECS'98
Konference
DDECS 1998, Szczyrk, Poland, PL
ISBN
83-908409-6-0
Vydavatel
neznámá
Místo
Szczyrk, PL
BibTeX 
@INPROCEEDINGS{FITPUB6599,
   author = "Zden\v{e}k Kot\'{a}sek and Petr Tom\'{i}\v{s}ek and Franti\v{s}ek Zbo\v{r}il",
   title = "Testing PCBs Based on Boundary Scan and EDIF Data Analysis",
   pages = "95--101",
   booktitle = "Proceedings of the DDECS'98",
   year = 1998,
   location = "Szczyrk, PL",
   ISBN = "83-908409-6-0",
   language = "english",
   url = "https://www.fit.vut.cz/research/publication/6599"
}
Nahoru