Publication Details

VHDL-standard pro popis a simulaci elektronických systémů

ZENDULKA Jaroslav. VHDL-standard pro popis a simulaci elektronických systémů. In: Vybrané problémy simulačních modelů. Ostrava: unknown, 1992, pp. 35-38. ISBN 80-901229-2-2.

Type

conference paper

Language

czech

Authors

Zendulka Jaroslav, Doc. Ing., CSc. (DCSE FEECS BUT)

Published

1992

Pages

35-38

Proceedings

Vybrané problémy simulačních modelů

ISBN

80-901229-2-2

Place

Ostrava, CZ

BibTeX

@INPROCEEDINGS{FITPUB6635,
   author = "Jaroslav Zendulka",
   title = "VHDL-standard pro popis a simulaci elektronick\'{y}ch syst\'{e}m\r{u}",
   pages = "35--38",
   booktitle = "Vybran\'{e} probl\'{e}my simula\v{c}n\'{i}ch model\r{u}",
   year = 1992,
   location = "Ostrava, CZ",
   ISBN = "80-901229-2-2",
   language = "czech",
   url = "https://www.fit.vut.cz/research/publication/6635"
}