Detail publikace
Performance Prediction Model of Bus-Based Shared Memory Architectures
Je ukázáno, že multiprocesor se sběrnicí a koherentními pamětmi cache se dá simulovat pomocí zasílání zpráv a několika sdílených proměnných, alespoň v případě atomické sběrnice a známých protokolů koherence. Sběrnicové transakce žádostí o data a o zpětný zápis generují zprávy do obslužného procesu sdílené paměti, zatímco sdílené proměnné jsou použity pouze pro synchronizaci. Změna jejich hodnot jedním procesem je současně viditelná ostatním procesům, v nichž spouští akce zneplatnění nebo aktualizace. Jsou popsány modely rozmanitých zámků a bariér a predikce výkonnosti založená na simulaci s pomocí nástroje Transim je ilustrována na příkladu paralelní testovací úlohy FFT v OpenMP. Hardware, software a mapování sw na hw je popsáno v jazyce Transim, který podporuje synchronní zasílání zpráv stejně jako sdílené proměnné. Přesnost predikce (8 %) je pro testovanou úlohu uspokojivá a to může platit i pro další úlohy.
@INPROCEEDINGS{FITPUB6914,
author = "V\'{a}clav Dvo\v{r}\'{a}k and Ji\v{r}\'{i} Staroba",
title = "Performance Prediction Model of Bus-Based Shared Memory Architectures",
pages = "273--280",
booktitle = "Proceedings of 36th International Conference MOSIS'02 Modelling and Simulation of Systems",
series = "Vol. I.",
year = 2002,
location = "Ostrava, CZ",
ISBN = "80-85988-71-2",
language = "english",
url = "https://www.fit.vut.cz/research/publication/6914"
}