Detail publikace

Test scheduling for embedded systems

KOTÁSEK, Z.; MIKA, D.; STRNADEL, J. Test scheduling for embedded systems. Proceedings EUROMICRO Symposium on Digital System Design - Architectures, Methods and Tools DSD 2003. Belek: IEEE Computer Society Press, 2003. p. 463-467. ISBN: 0-7695-2003-0.
Název česky
Plánování testu pro vestavěné systémy
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Kotásek Zdeněk, doc. Ing., CSc.
Mika Daniel, Ing., Ph.D.
Strnadel Josef, Ing., Ph.D. (UPSY)
Klíčová slova

TACG, genetický algoritmus, vestavěné systémy

Abstrakt

Článek se zabývá dvěma přístupy pro plánování testu. Prní používákoncept TACG (Test Application Conflict Graph). Jsou definoványprostředky pro sdílení při procesu testování a algoritmus konstrukceTACG. Rovněž jsou prezentovány různé druhy konfliktů, které můžounastat v průběhu testu. Příspěvek popisuje metodiku použitelnou přinávrhu vestavěných systémů s cílem redukovat celkovou dobu testu aspotřebu elektrické energie. Druhá metodika je založena na optimalizaciplánovacího mechanismu - času aplikace testu, TAM šířce a spotřeběenergie. Cílem článku je porovnat obě metodiky.

Rok
2003
Strany
463–467
Sborník
Proceedings EUROMICRO Symposium on Digital System Design - Architectures, Methods and Tools DSD 2003
Konference
EUROMICRO Symposium on Digital System Design: Architecture, Methods and Tools, Belek, TR
ISBN
0-7695-2003-0
Vydavatel
IEEE Computer Society Press
Místo
Belek
BibTeX 
@inproceedings{BUT14193,
  author="Zdeněk {Kotásek} and Daniel {Mika} and Josef {Strnadel}",
  title="Test scheduling for embedded systems",
  booktitle="Proceedings EUROMICRO Symposium on Digital System Design - Architectures, Methods and Tools DSD 2003",
  year="2003",
  pages="463--467",
  publisher="IEEE Computer Society Press",
  address="Belek",
  isbn="0-7695-2003-0"
}
Nahoru