Detail publikace
Formal Approach to Synthesis of a Test Controller
Tupec Pavel, Ing. (UPSY FIT VUT)
V článku jsou prezentovány metody tvorby řadiče testu pro obvody na úrovni RT. Vstupem je struktura obvodu na úrovni RT navržená s využitím zásad návrhu pro snadnou testovatelnost. Navržená metoda dovoluje vytvořit stavový konečný automat s výstupní funkcí, který může řídit všechny povolovací, adresové a hodinové vstupy obvodových prvků ve fázi aplikace testu. Předpokládá se, že testovací vektory jsou vkládány na primární vstupy obvodu a přenášeny přes strukturu obvodu na vybraná místa uvnitř obvodu, na která mají být aplikovány. Odezvy na tyto testovací vektory je zase třeba dopravit vně obvodu pro jejich další analýzu. Tyto přenosy diagnostických dat uvnitř obvodu právě řídí řadič testu. Bylo využito formálních nástrojů a postupů. Hlavní výhodou takového přístupu je, že všechny postupy jsou relativně snadno dokazatelné a odpadá jejich zdlouhavé ověřování na ověřovacích obvodech.
@INPROCEEDINGS{FITPUB7480, author = "Richard R\r{u}\v{z}i\v{c}ka and Pavel Tupec", title = "Formal Approach to Synthesis of a Test Controller", pages = "348--355", booktitle = "Proceedings of Eleventh International Conference and Workshop on the Engineering of Computer-Based Systems", year = 2004, location = "Los Alamitos, California, US", publisher = "IEEE Computer Society", ISBN = "0-7695-2125-8", language = "english", url = "https://www.fit.vut.cz/research/publication/7480" }