Detail publikace

Rychlé vyhledávání regulárních výrazů s využitím FPGA

KOŘENEK Jan. Rychlé vyhledávání regulárních výrazů s využitím FPGA. In: Sborník příspěvků ze semináře Počítačové Architektury a Diagnostika. Praha: Fakulta elektrotechniky ČVUT, 2005, s. 6.
Název anglicky
Fast regular expresion matching using FPGA
Typ
článek ve sborníku konference
Jazyk
čeština
Autoři
Kořenek Jan, doc. Ing., Ph.D. (UPSY FIT VUT)
Klíčová slova

FPGA, IDS, regulární výraz

Abstrakt

Práce shrnuje doposud známé metody pro rychlé vyhledávání řetězců s využitím programovatelného hardware a rekonfigurace. Pozornost je věnována zejména problematice analýzy síťového provozu, kde díky rychlému rozvoji síťových technologií již nestačí řešení pomocí konvenčních procesorů, ale je nutné použít specializovaných hardwarových prostředků.  Je prezentován model grafu, který umožňuje optimalizace při generování obvodu pro hledání regulárních výrazů. Kromě klasických parametrů, jako je rychlost vyhledávání a plocha čipu, je pozornost soustředěna také na rychlou aktualizaci množiny hledaných regulárních výrazů.

Rok
2005
Strany
6
Sborník
Sborník příspěvků ze semináře Počítačové Architektury a Diagnostika
Konference
Počítačové architektury a diagnostika - Pracovní seminář pro studenty doktorského studia, Lázně Sedmihorky, CZ
Vydavatel
Fakulta elektrotechniky ČVUT
Místo
Praha, CZ
BibTeX 
@INPROCEEDINGS{FITPUB7858,
   author = "Jan Ko\v{r}enek",
   title = "Rychl\'{e} vyhled\'{a}v\'{a}n\'{i} regul\'{a}rn\'{i}ch v\'{y}raz\r{u} s vyu\v{z}it\'{i}m FPGA",
   pages = 6,
   booktitle = "Sborn\'{i}k p\v{r}\'{i}sp\v{e}vk\r{u} ze semin\'{a}\v{r}e Po\v{c}\'{i}ta\v{c}ov\'{e} Architektury a Diagnostika",
   year = 2005,
   location = "Praha, CZ",
   publisher = "Faculty of Electrical Engineering, Czech Technical University",
   language = "czech",
   url = "https://www.fit.vut.cz/research/publication/7858"
}
Nahoru