Detail publikace
Test Controller Synthesis Constrained by Circuit Testability Analysis
RŮŽIČKA Richard a STRNADEL Josef. Test Controller Synthesis Constrained by Circuit Testability Analysis. In: Proceedings of 10th Euromicro Conference on Digital System Design, Architectures, Methods and Tools. Los Alamitos: IEEE Computer Society Press, 2007, s. 626-633. ISBN 0-7695-2978-X.
Název česky
Syntéza řadiče testu založená na analýze testovatelnosti obvodu
Typ
článek ve sborníku konference
Jazyk
angličtina
Autoři
Abstrakt
V článku je popsána metoda syntézy řadiče testu využívající výsledky analýzy testovatelnosti. Navržená metoda umožňuje vytvořit konečný automat s výstupem, jež může v průběhu testu řídit povolovací, adresové a hodinové vstupy prvků testovaného obvodu. Popsaná metoda analýzy testovatelnosti je efektivní pro zřetězené struktury datové části obvodů popsané na úrovni RT. Těsné svázání analýzy testovatelnost a syntézy řadiče testu umožní zlevnit testování obvodů ve smyslu snížení plochy čipu nutné pouze pro testování, snížení doby testu a zvýšení pokrytí poruch. Veškeré postupy jsou formálně popsány.
Rok
2007
Strany
626-633
Sborník
Proceedings of 10th Euromicro Conference on Digital System Design, Architectures, Methods and Tools
Konference
10th EUROMICRO Conference on Digital System Design, Lübeck, DE
ISBN
0-7695-2978-X
Vydavatel
IEEE Computer Society Press
Místo
Los Alamitos, US
BibTeX
@INPROCEEDINGS{FITPUB8443, author = "Richard R\r{u}\v{z}i\v{c}ka and Josef Strnadel", title = "Test Controller Synthesis Constrained by Circuit Testability Analysis", pages = "626--633", booktitle = "Proceedings of 10th Euromicro Conference on Digital System Design, Architectures, Methods and Tools", year = 2007, location = "Los Alamitos, US", publisher = "IEEE Computer Society Press", ISBN = "0-7695-2978-X", language = "english", url = "https://www.fit.vut.cz/research/publication/8443" }