Podpora návrhu pro snadnou testovatelnost číslicových obvodů popsaných na úrovni meziregistrových přenosů

Návrh pro snadnou testovatelnost, diagnostika číslicových obvodů, úroveň meziregistrových přenosů

Tato monografie popisuje komplexní formální přístup k diagnostice číslicových obvodů reprezentovaných popisem struktury na úrovni meziregistrových přenosů (úroveň RT). Jsou popsány základní problémy, kterým čelí návrhář takových obvodů v případě, že požaduje vybavit jím navrhovaný obvod vlastnostmi snadné testovatelnosti a také řešení těchto problémů. Všechna popsaná řešení jsou prezentována na jednotném modelu a ve spojení s vhodným generátorem testu vedou k ucelenému systému podpory návrhu snadno testovatelných obvodů. Popis na úrovni abstrakce odpovídající RT nese ještě dost informace o funkci obvodu, která se další syntézou ve struktuře obvodu stává stále méně zřetelná. Aplikovat principy návrhu pro snadnou testovatelnost již v rané fázi návrhu obvodu je výhodné - vede k nižší režii. Prezentovaná metoda analýzy testovatelnosti využívá konceptu i cest pro nalezení takových cest pro diagnostické informace přenášené během testu uvnitř obvodu, které jsou ovladatelné zvnějšku a nemění přenášenou informaci. Teprve až pro některý přenos diagnostických dat nutný k testu obvodu není možné využít stávající struktury obvodu, je doporučena modifikace. Kolize diagnostických dat z důvodu sdílení i cesty pro současný přenos různých diagnostických dat řeší metoda verifikace testovatelnosti využívající model aplikace testu založený na Petriho sítích. Model aplikace testu však též využívá metoda plánování testu. Popsaná metoda plánování testu řeší možnosti paralelní aplikace testu na různé části testovaného obvodu. Tím se může doba testu (s níž přímo souvisí cena testu) výrazně zkrátit. Podle vytvořeného plánu testu pak test obvodu řídí řadič testu, nahrazující v okamžiku testování původní řadič datových toků obvodu. Popsaná metoda automatizovaného generování řadiče testu využívá výstupů předchozích metod.