Detail publikace
GICS: Generic Interconnection System
Martínek Tomáš, doc. Ing., Ph.D. (UPSY FIT VUT)
Kořenek Jan, doc. Ing., Ph.D. (UPSY FIT VUT)
Rozdělení aplikace mezi konvenční procesor a akcelerační kartu s FPGA čipy se ukázalo jako vhodný způsob pro akceleraci výpočetně náročných úloh. V těchto aplikacích, musí vyvojář obvykle implementovat propojovací systém mezi komponentami umístěnými v FPGA a systémovou sběrnicí. Tento úkol je však často komplikován různými požadavky ze strany uživatelských komponent např. na propustnost, latenci čtecích operací, potřeba DMA přenosů apod. Cílem této práce je ukázat nový přístup pro implementaci propojovacího systému a umožnit vývojáři se soustředit na vývoj cílové aplikace. Navrhovaný propojovací systém je založen na stromové architektuře, eliminuje citlivost na vzdálenost, podporuje připojení komponent s různými požadavky na propustnost, podporuje model rozdělených transakcí a mnoho dalších vlastností. Navrhovaný systém je implementován a ohodnocen na čipech s technologií Virtex 5.
@INPROCEEDINGS{FITPUB8735, author = "Tom\'{a}\v{s} M\'{a}lek and Tom\'{a}\v{s} Mart\'{i}nek and Jan Ko\v{r}enek", title = "GICS: Generic Interconnection System", pages = "263--268", booktitle = " 2008 International Conference on Field Programmable Logic and Applications", year = 2008, location = "Heidelberg, DE", publisher = "IEEE Computer Society", ISBN = "978-1-4244-1960-9", doi = "10.1109/FPL.2008.4629942", language = "english", url = "https://www.fit.vut.cz/research/publication/8735" }