Detail publikace
On Lookup Table Cascade-Based Realizations of Arbiters
Návrh číslicových systémů s určitou pravidelností ve fyzickém umístění subsystémů a jejich propojení byl vždy žádaným cílem a nyní je ještě žádanějším. Pravidelné logické obvody mají výhody, které je dělají atraktivnějšími: krátká doba vývoje, lepší využití plochy čipu, snadná testovatelnost a snadná modifikovatelnost. Jednorozměrná kaskáda náhledových tabulek (look-up table, LUT) je právě takovou pravidelnou strukturou.
Tabulky LUT jsou jsou ve skutečnosti vícevstupové, vícevýstupové univerzální logické bloky. Tabulky LUT realizované pomocí blokových pamětí RAM mohou posyktovat podporu pro rekonfigurovatelné architektury, asynchronní kaskády nebo řetezené linky; rychlost je srovnatelná s ostatními FPGA návrhy, umístění a propojení je velice jednoduché. LUT kaskáda je slibným rekonfigurovatelným logickým zařízením pro budoucí LSI technologie pod 100 nm. Sekvenční provádění LUT kaskád pomocí mikroprocesorů s vícecestným větvením může o mnoho zlepšit výkonnost firmware.
V prezentaci představíme nový algoritmus iterativní dekompozice pro vícevýstupové Booleovské funkce s vestavěnou heuristikou pro uspořádání proměnných. Algoritmus vytváří kaskádu náhledových tabulek (Look-Up Table, LUT), která implementuje zadanou funkci a současně vytváří suboptimální vícekoncový binární rozhodovací diagram (Multi-Terminal Binary Decision Diagram, MTBDD). LUT kaskáda může být použita pro zřetězené zpracování pomocí programovatelných polí FPGA s blokovými paměťmi BRAM, nebo pro netradiční syntézu velkých kombinačních a sekvenčních obvodů. Naproti tomu mohou suboptimální diagramy MTBDD sloužit jako prototypy pro efektivní firmwarovou implementaci, zvláště pokud mikrokontrolér, na kterém běží firmware, podporuje vícecestné větvení. Nová technika je ilustrována na praktických příkladech třech typů arbitrů. Může být docela užitečná jako flexibilnější alternativa implementace číslicových systémů se zvýšenou testovatelností a vyrobitelností.
Prezentace bude založena na článku prezentovaném nedávno na konferenci DSD 2008.
@INPROCEEDINGS{FITPUB8806,
author = "Petr Miku\v{s}ek and V\'{a}clav Dvo\v{r}\'{a}k",
title = "On Lookup Table Cascade-Based Realizations of Arbiters",
pages = "261--261",
booktitle = "4th Doctoral Workshop on Mathematical and Engineering Methods in Computer Science",
year = 2008,
location = "Znojmo, CZ",
publisher = "Masaryk University",
ISBN = "978-80-7355-082-0",
language = "english",
url = "https://www.fit.vut.cz/research/publication/8806"
}