Detail publikace
Design and Debugging of Parallel Architectures Using the ISAC Language
Křoustek Jakub, Ing. (UIFS FIT VUT)
Hruška Tomáš, prof. Ing., CSc. (UIFS FIT VUT)
Kolář Dušan, doc. Dr. Ing. (UIFS FIT VUT)
Masařík Karel, Ing., Ph.D. (UIFS FIT VUT)
Husár Adam, Ing., Ph.D., MBA (VCIT FIT VUT)
Jazyky pro popis architektur, ISAC, VLIW, multiprocesorové systémy na čipu, simulace, ladění
Současným trendem vestavěných systémů je umístění více aplikačně specifických procesorů (ASIP) na jeden čip. To umožňuje paralelní zpracování multimediálních či síťových proudů dat. Každý z těchto procesorů je vysoce optimalizován pro specifický úkol. Ostatní druhy paralelně pracujících procesorů jsou procesory s dlouhým instrukčním slovem (VLIW) či více jádrové procesory. Tyto paralelní architektury jsou často užívané ve víceprocesorových systémech na jednom čipu (MPSoC).
Jazyky pro popis architektur (ADL) jsou velice efektivní pro popis jednoduchých procesorů. Nicméně podpora popisu paralelních architektur a systémů s více procesory je v současných jazycích na nízké úrovni. V tomto článku jsou uvedeny nové konstrukce jazyka ISAC, které umožní popis takových architektur.
@INPROCEEDINGS{FITPUB9387, author = "Zden\v{e}k P\v{r}ikryl and Jakub K\v{r}oustek and Tom\'{a}\v{s} Hru\v{s}ka and Du\v{s}an Kol\'{a}\v{r} and Karel Masa\v{r}\'{i}k and Adam Hus\'{a}r", title = "Design and Debugging of Parallel Architectures Using the ISAC Language", pages = "213--221", booktitle = "Proceedings ot the Annual International Conference on Advanced Distributed and Parallel Computing and Real-Time and Embedded Systems", year = 2010, location = "Singapore, SG", publisher = "Global Science \& Technology Forum", ISBN = "978-981-08-7656-2", language = "english", url = "https://www.fit.vut.cz/research/publication/9387" }