Detail publikace
FPGA-Based Packet Generator
Přenosové rychlosti v současných páteřních sítích se pohybují v hodnotách desítek Gb/s. Zařízení pro takové počítačové sítě musejí být řádně testována na plné přenosové rychlosti. Tento požadavek však implikuje potřebu zařízení schopného přehrávat a/nebo generovat síťový provoz touto rychlostí. Tento článek popisuje originální architekturu generátoru paketů pro vysokorychlostní sítě, jenž je založen na platformě NetCOPE a rodině karet COMBOv2. Navrhované zařízení bude implementováno v FPGA čipu a umožní přehrávání a generování síťového provozu na plné rychlosti dvou síťových rozhraní s maximální přenosovou rychlostí 10 Gb/s. Vysílaný síťový provoz bude volitelně možné omezovat na základě přesných 64bitových časových značek. Tato možnost tak uživatelům dovolí provádět časové kritické experimenty vyžadující přesně definované mezipaketové mezery.
@INPROCEEDINGS{FITPUB9788, author = "Ji\v{r}\'{i} Matou\v{s}ek", title = "FPGA-Based Packet Generator", pages = "312--314", booktitle = "Proceedings of the 17th Conference STUDENT EEICT 2011", year = 2011, location = "Brno, CZ", publisher = "Brno University of Technology", ISBN = "978-80-214-4272-6", language = "czech", url = "https://www.fit.vut.cz/research/publication/9788" }