Detail publikace

Fast Just-In-Time Translated Simulation for ASIP Design

PŘIKRYL, Z.; KŘOUSTEK, J.; HRUŠKA, T.; KOLÁŘ, D. Fast Just-In-Time Translated Simulation for ASIP Design. In 14th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems. Cottbus: IEEE Computer Society, 2011. p. 279-282. ISBN: 978-1-4244-9753-9.
Název česky
Rychlý Just-In-Time překládaný simulátor pro vývoj ASIPů
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Přikryl Zdeněk, Ing., Ph.D.
Křoustek Jakub, Ing., Ph.D.
Hruška Tomáš, prof. Ing., CSc. (UIFS)
Kolář Dušan, doc. Dr. Ing. (UIFS)
Klíčová slova

Jazyky pro popis architektury, simulace, testování, aplikačně specifické procesory 

Abstrakt

Rychlý a přesný simulátor jezákladním nástrojem pro efektivní návrh moderních vysocevýkonných aplikačně specifických procesorů. Trendem v oblastinávrhu je automatické generování simulátoru v závislosti napopisu procesoru v jazyce pro popis architektury procesoru. Simulátorje pak použit pro testování a validaci návrhu procesoru a cílovéaplikace, která na něm poběží. Navíc simulátor můžegenerovat profilovací informace. Tyto informace můžou být použitypro optimalizaci jak procesoru, tak cílové aplikace. V tomto článkuje prezentován koncept Just-In-Time překládaného simulátoru,který je automaticky generovaný a je schopen generovat profilovacíinformace. Simulátor je velmi rychlý a je vygenerovaný v krátkémčase. Může být použit i pro simulovaní specifických aplikací,jako je samo modifikující kód nebo systémy s externí pamětí.Experimentální výsledky jsou uvedeny na konci článku.

Rok
2011
Strany
279–282
Sborník
14th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems
Konference
IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems 2011, Cottbus, DE
ISBN
978-1-4244-9753-9
Vydavatel
IEEE Computer Society
Místo
Cottbus
DOI
10.1109/DDECS.2011.5783094
UT WoS
000312912900055
BibTeX 
@inproceedings{BUT76314,
  author="Zdeněk {Přikryl} and Jakub {Křoustek} and Tomáš {Hruška} and Dušan {Kolář}",
  title="Fast Just-In-Time Translated Simulation for ASIP Design",
  booktitle="14th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems",
  year="2011",
  pages="279--282",
  publisher="IEEE Computer Society",
  address="Cottbus",
  doi="10.1109/DDECS.2011.5783094",
  isbn="978-1-4244-9753-9"
}
Nahoru