Detail předmětu
Architektura procesorů
ACH Ak. rok 2015/2016 zimní semestr 5 kreditů
Předmět pokrývá architekturu univerzálních i specializovaných procesorů. Paralelismus na úrovni instrukcí (ILP) je studován na procesorech skalárních, superskalárních a VLIW. Dále jsou probrány procesory s vláknovým paralelismem (TLP). Datový paralelismus je ilustrován na SIMDových instrukcích a na grafických procesorech (SIMT). Probírají se základní techniky paralelizace výpočtů na GPU (CUDA). Jsou vysvětleny i techniky nízkopříkonových procesorů.
Garant předmětu
Jazyk výuky
Zakončení
Rozsah
- 39 hod. přednášky
- 13 hod. projekty
Zajišťuje ústav
Získané dovednosti, znalosti a kompetence z předmětu
Přehled mikroarchitektury procesorů a jejich trendů, dovednost porovnat procesory a simulovat vhodnými nástroji vliv změn v jejich architektuře. Osvojit si měření výkonnosti procesorů. Znalosti o architektuře a obvodové podpoře paralelního zpracování na grafických procesorech bezprostředně využitelné pro akceleraci výpočtů.
Cíle předmětu
Seznámit se s architekturou nejnovějších procesorů pracujících s paralelismem na úrovni instrukcí, vláken a dat. Ujasnit si úlohu překladače a jeho spolupráci s procesorem. Získat schopnost orientovat se v nabídce mikroprocesorů, dovést je hodnotit a porovnávat. Dále se seznámit s architekturou grafických procesorů a jejich použitím pro akceleraci výpočtů (GPGPU) a s technikami použitými u nízkopříkonových procesorů pro mobilní aplikace.
Požadované prerekvizitní znalosti a dovednosti
Architektura počítače typu von Neumann, hierarchická organizace paměťového systému, programování v JSI, činnost a funkce kompilátoru
Literatura studijní
- aktuální PPT prezentace přednášek
- http://inst.eecs.berkeley.edu/~cs152/sp13/
- https://www.anandtech.com
- Agner Fog: Software optimization resources
- Intel Architecture Optimization Manual
- Nvidia CUDA SDK Manual
Literatura referenční
- Baer, J.L.: Microprocessor Architecture. Cambridge University Press, 2010, 367 s., ISBN 978-0-521-76992-1.
- Hennessy, J.L., Patterson, D.A.: Computer Architecture - A Quantitative Approach. 5. vydání, Morgan Kaufman Publishers, Inc., 2012, 1136 s., ISBN 1-55860-596-7.
- Kirk, D., and Hwu, W.: Programming Massively Parallel Processors: A Hands-on Approach, Elsevier, 2010, s. 256, ISBN: 978-0-12-381472-2
- Jeffers, J., and Reinders, J.: Intel Xeon Phi Coprocessor High Performance Programming, 2013, Morgan Kaufmann, p. 432), ISBN: 978-0-124-10414-3
Osnova přednášek
- Skalární procesory: zřetězené zpracování, asistence kompilátoru.
- Superskalární CPU, dynamické plánování instrukcí, predikce skoků.
- Optimalizace toku dat přes registry a přes paměť, hierarchie pamětí cache.
- Optimalizace načítání instrukcí a dat. Příklady superskalárních procesorů.
- Procesory s velmi dlouhým instrukčním slovem (VLIW). SW řetězení, predikace, binární překlad.
- Procesory s podporou vláken.
- Měření výkonnosti (PAPI). Techniky nízkpříkonových procesorů.
- Procesory s podporou datového paralelismu, SIMDová rozšíření SWAR, GPU a SIMT.
- Architektura grafických jednotek GPU.
- Programovací jazyk CUDA, model vláken a paměťový model
- Synchronizace a redukce na GPU, návrh a optimalizace algoritmů pro GPU.
- Víceproudové zpracování, multi-GPU systémy, knihovny pro programování na GPU.
- Architektura akcelerátorů s mnoha jádry (MIC, Xeon Phi) a jejich programování.
Průběžná kontrola studia
Získání 20 ze 40 bodů za projekty a půlsemestrální písemku.
Kontrolovaná výuka
Vyhodnocení dvou projektů v celkovém rozsahu 26 hodin, půlsemestrální písemka.
Zařazení předmětu ve studijních plánech