Detail práce

Mapping of packet processing from P4 Language to FPGA Technology

Disertační práce Student: Kekely Michal Akademický rok: 2023/2024 Vedoucí: Kořenek Jan, doc. Ing., Ph.D.
Název česky
Mapování zpracování paketů popsaného v jazyce P4 do technologie FPGA
Jazyk práce
anglický
Abstrakt

Táto dizertačná práca sa zaoberá návrhom nových hardvérových architektúr na klasifikáciu paketov. Hlavným cieľom je navrhnúť všeobecné a flexibilné hardvérové prístupy, ktoré sú schopné klasifikovať pakety na vysokorýchlostných počítačových sieťach. Prístupy musia byť konfigurovateľné pomocou popisu v jazyku P4 a musia byť škálovateľné na siete s rýchlosťou 100 Gb/s a viac. Práca začína analýzou aktuálneho stavu poznania v oblasti klasifikácie paketov. Na základe tejto analýzy sú navrhnuté nové architektúry pre klasifikáciu paketov. Pri návrhu sa dbá na škálovateľnosť, flexibilitu a pamäťovú efektivitu. Cieľom je dosiahnuť vysokú priepustnosť a zároveň udržať programovateľnosť pomocou P4 a schopnosť vykonať všeobecnú klasifikáciu paketov. Navrhnuté prístupy sú optimalizované a rozšírené, aby boli čo najefektívnejšie. Prvá architektúra využíva algoritmus DCFL rozšírený o paralelnú pamäť typu TCAM, duplikáciu pamätí a analýzu množiny pravidiel. Cieľom je dosiahnutie všeobecnej klasifikácie paketov, ktorá má nízke pamäťové nároky a ponúka možnosť škálovať priepustnosť za cenu zvýšených zdrojov. Druhý navrhnutý prístup je špecializovanejší. Optimalizuje klasifikáciu paketov založenú na úplnej zhode. Toto je dosiahnuté využitím distribuovaných pamätí na čipe FPGA na zrýchlenie algoritmu kukučieho hešovania. Hlavným cieľom je dosiahnuť veľmi vysokú priepustnosť efektívne. Architektúry sú ďalej rozšírené navrhnutím mechanizmu vyrovnávacej pamäte, ktorá dovoľuje efektívne použiť externé pamäťové bloky. Nakoniec sú tieto architektúry vyhodnotené na skutočných sieťových dátach a sú ukázané dosiahnuté výsledky.

Klíčová slova

P4, klasifikácia, vyhľadávacia tabuľka, kukučie hešovanie, trie, FPGA, filtrovanie paketov, DCFL, vyrovnávacia pamäť, optimalizácie, vysokorýchlostné siete

Ústav
Studijní program
Výpočetní technika a informatika, obor Výpočetní technika a informatika
Soubory
Stav
obhájeno
Obhajoba
10. července 2024
Citace
KEKELY, Michal. Mapping of packet processing from P4 Language to FPGA Technology. Brno, 2023. Disertační práce. Vysoké učení technické v Brně, Fakulta informačních technologií. 2024-07-10. Vedoucí práce Kořenek Jan. Dostupné z: https://www.fit.vut.cz/study/phd-thesis/1025/
BibTeX
@phdthesis{FITPT1025,
    author = "Michal Kekely",
    type = "Diserta\v{c}n\'{i} pr\'{a}ce",
    title = "Mapping of packet processing from P4 Language to FPGA Technology",
    school = "Vysok\'{e} u\v{c}en\'{i} technick\'{e} v Brn\v{e}, Fakulta informa\v{c}n\'{i}ch technologi\'{i}",
    year = 2024,
    location = "Brno, CZ",
    language = "english",
    url = "https://www.fit.vut.cz/study/phd-thesis/1025/"
}
Nahoru